H5AN8G4NAFR-PBC vs MT40A1G8AG-062E Comparaison

Comparaison détaillée côte à côte de H5AN8G4NAFR-PBC par SK hynix et MT40A1G8AG-062E par Micron Technology. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

SK hynix
H5AN8G4NAFR-PBC H5AN8G4NAFR-PBC - 8Gb DDR4 SDRAM 1.2V | SK hynix

H5AN8G4NAFR-PBC - 8Gb DDR4 SDRAM 1.2V | SK hynix

H5AN8G4NAFR-PBC ✓ Actif
Micron Technology
MT40A1G8AG-062E MT40A1G8AG-062E - 8Gb DDR4 SDRAM 3200Mb/s x8 | Micron

MT40A1G8AG-062E - 8Gb DDR4 SDRAM 3200Mb/s x8 | Micron

MT40A1G8AG-062E ✓ Actif

Comparaison des spécifications

Paramètre H5AN8G4NAFR-PBC MT40A1G8AG-062E
Marque SK hynix Micron Technology
Catégorie DRAM Memory ICs
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $3,55 $3,10
Type de mémoire DDR4 SDRAM DDR4 SDRAM
Density 8 Gb —
Organisation de la mémoire 2Gb x 4 1G x 8
Interface Voltage (VDD/VDDQ) 1.2 V +/- 0.06 V —
Wordline Pump Voltage (VPP) 2.5 V (+0.25/-0.125 V) —
Speed Bins (per datasheet) DDR4-1600 / 1866 / 2133 / 2400 (DLL ON) —
Bank Groups 4 (BG0-BG1) —
Banks 16 (4 bank groups x 4 banks) —
Row Address A0-A16 (17 bits) —
Boîtier 78-ball FBGA 78-FBGA (7.5 x 11 mm)
Type de montage Surface Mount Surface Mount (BGA)
Technology CMOS —
Lead-Free / Halogen-Free Yes (RoHS Compliant per datasheet) —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Plage de température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Latence CAS [DATA_NEEDED: CL for PBC speed bin] —
Geardown Mode Note DDR4-1600/1866/2133/2400 bins valid only when Geardown Mode is disabled —
Taille de mémoire — 8 Gbit
Interface — Parallel
Clock Frequency — 1.6 GHz (DDR4-3200, 3200 MT/s data rate)
Clock Cycle Time — 19 ns class (-062E speed grade)
Supply Voltage (VDD) — 1.2 V
Temperature Grade — Automotive (AUT)
Access Time (CAS Latency class) — DDR4-3200 timing class (tAA per datasheet)
Bank Group Architecture — Yes (DDR4 bank groups)
Termination — On-Die Termination (ODT)
CA Parity — Supported (DDR4 command/address parity)
Packaging Option — Tape and Reel (TR / :R suffix)
Refresh Rate — [DATA_NEEDED: refresh rate]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis