H5ANAG6NBJR-UHC vs H5ANAG6NBJR-PBC Comparaison
Comparaison détaillée côte à côte de H5ANAG6NBJR-UHC par SK hynix et H5ANAG6NBJR-PBC par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H5ANAG6NBJR-UHC | H5ANAG6NBJR-PBC |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | DRAM | Memory ICs |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,09 | $6,45 |
| Type de mémoire | DDR4 SDRAM | DDR4 SDRAM |
| Density | 4 Gb | 16 Gb (2 GB) |
| Organisation de la mémoire | 256M x 16 | [DATA_NEEDED: Organization x16/x8] |
| Interface | DDR4 (CMOS) | — |
| Boîtier | PBGA96 / FBGA-96 (TFBGA) | FBGA-96 |
| Package Dimensions | 13 mm length (per JESD-30 R-PBGA-B96) | — |
| Access Mode | Multi Bank, Page Burst | — |
| Température de fonctionnement | -40C to +95C | [DATA_NEEDED: Operating Temperature] |
| Refresh | Auto / Self Refresh | — |
| Data Mask | Supported (DM function) | — |
| Asynchronous Reset | Supported | Yes |
| On-Chip Termination | Dynamic ODT | Dynamic ODT |
| ZQ Calibration | Supported | Yes |
| Write Leveling | Supported | Yes |
| CRC | Supported | — |
| Supply Voltage Class | DDR4 (1.2 V class) | — |
| Statut RoHS | RoHS Compliant | [DATA_NEEDED: RoHS Status] |
| REACH Compliance | Compliant | — |
| ECCN | EAR99 | — |
| HTS Code | 8542.32.00.36 | — |
| Latence CAS | [DATA_NEEDED: CAS Latency] | — |
| Max Data Rate | [DATA_NEEDED: Max Data Rate] | — |
| Tension d'alimentation | — | 1.2 V |
| Generation Max Data Rate | — | 3200 MT/s (family max) |
| Type de montage | — | Surface Mount |
| Self Refresh | — | Auto self-refresh |
| Data Mask Function | — | Yes |
| CRC Function | — | Yes |
| Speed Bin (PBC) | — | [DATA_NEEDED: Speed grade MT/s] |