H5ANAG6NBJR-UHC vs H5ANAG6NBJR-RDC Comparaison
Comparaison détaillée côte à côte de H5ANAG6NBJR-UHC par SK hynix et H5ANAG6NBJR-RDC par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H5ANAG6NBJR-UHC | H5ANAG6NBJR-RDC |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | DRAM | DRAM |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,09 | $9,60 |
| Type de mémoire | DDR4 SDRAM | DDR4 SDRAM |
| Density | 4 Gb | 16 Gb |
| Organisation de la mémoire | 256M x 16 | — |
| Interface | DDR4 (CMOS) | Synchronous, double data rate |
| Boîtier | PBGA96 / FBGA-96 (TFBGA) | FBGA (Ball Grid Array), surface mount |
| Package Dimensions | 13 mm length (per JESD-30 R-PBGA-B96) | — |
| Access Mode | Multi Bank, Page Burst | — |
| Température de fonctionnement | -40C to +95C | [DATA_NEEDED: Operating Temperature Range] |
| Refresh | Auto / Self Refresh | — |
| Data Mask | Supported (DM function) | — |
| Asynchronous Reset | Supported | — |
| On-Chip Termination | Dynamic ODT | — |
| ZQ Calibration | Supported | — |
| Write Leveling | Supported | — |
| CRC | Supported | — |
| Supply Voltage Class | DDR4 (1.2 V class) | — |
| Statut RoHS | RoHS Compliant | [DATA_NEEDED: RoHS Status] |
| REACH Compliance | Compliant | — |
| ECCN | EAR99 | — |
| HTS Code | 8542.32.00.36 | — |
| Latence CAS | [DATA_NEEDED: CAS Latency] | — |
| Max Data Rate | [DATA_NEEDED: Max Data Rate] | — |
| Memory Organization | — | 16Gb x16 |
| Débit de données | — | 2666 Mbps (speed grade -RDC) |
| Supply Voltage (VDD) | — | 1.2 V |
| Clocking | — | Fully synchronous to both clock edges |
| Type de montage | — | Surface Mount |
| Technology | — | CMOS |
| Standard | — | JEDEC DDR4 SDRAM |
| Application | — | Main memory |
| On-Die Termination (ODT) | — | Supported (DDR4 feature) |
| Bank Group Architecture | — | DDR4 bank groups (per JEDEC DDR4) |