H5ANAG6NCR-RDC vs H5ANAG8NCJR-XNC Comparaison
Comparaison détaillée côte à côte de H5ANAG6NCR-RDC par SK hynix et H5ANAG8NCJR-XNC par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H5ANAG6NCR-RDC | H5ANAG8NCJR-XNC |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $72,10 | $65,63 |
| Type de mémoire | DDR4 SDRAM | DDR4 SDRAM |
| Taille de mémoire | 16 Gb (2 GB) | — |
| Organisation de la mémoire | 1G x 16 | 2G x 8 |
| Débit de données | 3200 Mbps (PC4-25600 class) | 3200 MT/s (DDR4-3200) |
| Supply Voltage (VDD) | 1.2 V | 1.2 V |
| Boîtier | 96-ball FBGA | FBGA-78 (7.5 x 11 mm) |
| Package Body | Rectangular, 8 mm width | — |
| Maximum Standby Current | 0.074 A | — |
| Type de montage | Surface Mount | Surface Mount |
| Number of Terminals (Balls) | 96 | — |
| Auto Self-Refresh | Yes | — |
| Auto Precharge | Yes | — |
| Asynchronous Reset | Yes | — |
| Data Mask (DM) Function | Yes | — |
| Dynamic On-Chip Termination (ODT) | Yes | — |
| ZQ Calibration | Yes | — |
| CRC Function | Yes | — |
| Write Leveling | Yes | — |
| Statut RoHS | [DATA_NEEDED: RoHS Status] | Compliant |
| Température de fonctionnement | [DATA_NEEDED: Operating Temperature Range] | 0C to +95C |
| Refresh Interval | [DATA_NEEDED: Refresh Interval] | — |
| Density | — | 16 Gbit |
| Process Node | — | 1z nm (non-EUV) |
| Die Bit Density | — | 0.296 Gb/mm2 |
| Peak Bandwidth (per 64-bit channel) | — | 25.6 GB/s at DDR4-3200 |
| CAS Latency (CL) | — | [DATA_NEEDED: CAS Latency] |
| Refresh | — | [DATA_NEEDED: refresh specification] |
| Base Part Number Family | — | H5ANAG8NCJR (16Gb DDR4 CMOS SDRAM) |
| Speed Grade Suffix | — | -XNC (0~95C commercial) |