LCMXO3LF-4300E-5MG121I vs LCMXO3LF-6900E-5MG256I Comparaison

Comparaison détaillée côte à côte de LCMXO3LF-4300E-5MG121I par Lattice Semiconductor et LCMXO3LF-6900E-5MG256I par Lattice Semiconductor. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Lattice Semiconductor
LCMXO3LF-4300E-5MG121I LCMXO3LF-4300E-5MG121I - 4320 LUT MachXO3LF FPGA | Lattice Semiconductor

LCMXO3LF-4300E-5MG121I - 4320 LUT MachXO3LF FPGA | Lattice Semiconductor

LCMXO3LF-4300E-5MG121I ✓ Actif
Lattice Semiconductor
LCMXO3LF-6900E-5MG256I LCMXO3LF-6900E-5MG256I - 6864 LUT MachXO3LF FPGA | Lattice

LCMXO3LF-6900E-5MG256I - 6864 LUT MachXO3LF FPGA | Lattice

LCMXO3LF-6900E-5MG256I ✓ Actif

Comparaison des spécifications

Paramètre LCMXO3LF-4300E-5MG121I LCMXO3LF-6900E-5MG256I
Marque Lattice Semiconductor Lattice Semiconductor
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $15,68
Series MachXO3LF —
Family MachXO3 (Lattice) MachXO3LF
Logic Cells / LUTs 4,320 LUTs —
Number of Logic Elements 4,320 —
Embedded Memory (Total) 94,208 bits —
User I/O Count 100 206
Core Supply Voltage 1.2 V —
Process Technology 65 nm CMOS 65 nm Flash + CMOS
Package Type 121-VFBGA / CSFBGA —
Pin/Ball Count 121 —
Type de montage Surface Mount Surface Mount (BGA)
Speed Grade -5 E (enhanced) -5
Température de fonctionnement -40C to +100C (Industrial) -40C to +100C (Industrial)
Temperature Suffix I (Industrial) —
Configuration Interface JTAG, SPI, I2C —
On-chip Oscillator Yes (internal) —
Statut RoHS Compliant Compliant
Niveau MSL 3 (per JEDEC J-STD-020) —
Programming Toolchain Lattice Diamond —
Series / Grade — 6900E
Logic Elements / LUTs — 6,864 LUTs
Embedded Memory — 245,760 bits
Configuration Memory — On-chip Flash (non-volatile)
Core Voltage — 1.2 V
Single-Rail Supply Option — 2.5 V / 3.3 V
Boîtier — 256-ball csfBGA (MG256), 0.5 mm pitch
I/O Banks — Multiple banks (LVCMOS 1.2 V - 3.3 V, LVDS)
Configuration Interfaces — I2C / SPI / Slave JTAG
PLLs — 2 PLL pairs

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis