MC8640DTVJ1250HE vs MC8641DVU1000GE Comparaison
Comparaison détaillée côte à côte de MC8640DTVJ1250HE par NXP Semiconductors et MC8641DVU1000GE par NXP Semiconductors. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
NXP Semiconductors
MC8640DTVJ1250HE - Dual-Core 1.25GHz PowerPC e600 SoC | NXP
MC8640DTVJ1250HE ✗ Fin de vieNXP Semiconductors
MC8641DVU1000GE - Dual 1GHz e600 SoC, 1023-FCBGA | NXP
MC8641DVU1000GE ⚠ Dernier achatComparaison des spécifications
| Paramètre | MC8640DTVJ1250HE | MC8641DVU1000GE |
|---|---|---|
| Marque | NXP Semiconductors | NXP Semiconductors |
| Catégorie | Microcontrollers | Microcontrollers |
| Statut du cycle de vie | Fin de vie | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $439,13 | $295,50 |
| Core Architecture | PowerPC e600 | Power Architecture, superscalar, 7-stage pipeline |
| Number of Cores | 2 | — |
| Core Frequency | 1.25 GHz (per core, 2 x 1.25 GHz) | 1.0 GHz |
| Largeur du bus de données | 32-bit | — |
| Température de fonctionnement | -40C to +105C (industrial) | 0 C to +105 C |
| Memory Controller | DDR1/DDR2 with ECC | DDR1 / DDR2 with ECC |
| SIMD Engine | AltiVec | AltiVec (128-bit vector unit) |
| Ethernet | Gigabit Ethernet (multi-port) | 4 x 10/100/1000 Mbps MAC |
| PCI Express | Yes (integrated controllers) | 2 x PCIe interfaces |
| Serial RapidIO | Yes (integrated) | 2 x SRIO ports |
| Boîtier | 1023-ball FCCBGA (33x33 mm) | 1023-ball FCCBGA (33 x 33 mm) |
| Type de montage | Surface Mount | — |
| Silicon Revision | Rev 3 | Rev 3.0 |
| Statut RoHS | [DATA_NEEDED: RoHS compliance per specific lot] | — |
| Niveau MSL | [DATA_NEEDED: moisture sensitivity level] | — |
| Processor Type | — | PowerPC e600 MPC86xx 32-Bit |
| Core Count | — | 2 (dual-core) |
| Maximum Core Frequency | — | Up to 1.5 GHz (family max) |
| Core Supply Voltage | — | 1.05 V |
| L1 Cache | — | 32 KB instruction + 32 KB data per core |
| L2 Cache | — | 1 MB unified backside |