P2010NSE2HHC vs P2020NSE2HFC Comparaison
Comparaison détaillée côte à côte de P2010NSE2HHC par NXP Semiconductors et P2020NSE2HFC par NXP Semiconductors. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
NXP Semiconductors
P2020NSE2HFC - QorIQ P2 Dual-Core 1.2GHz SoC | NXP Semiconductors
P2020NSE2HFC ✓ ActifComparaison des spécifications
| Paramètre | P2010NSE2HHC | P2020NSE2HFC |
|---|---|---|
| Marque | NXP Semiconductors | NXP Semiconductors |
| Catégorie | Microcontrollers | Microcontrollers |
| Statut du cycle de vie | Actif | Actif |
| Manufacturer | NXP Semiconductors | — |
| Part Family | QorIQ P2 (P2010/P2020) | — |
| Processor Type | PowerPC e500v2 | — |
| Core Count | 1 (single-core) | — |
| Data Path Width | 32-bit | — |
| Core Frequency | 800 MHz | — |
| Température de fonctionnement | 0 C to +125 C | — |
| Memory Controller | DDR2/DDR3 with ECC | DDR2/DDR3 with ECC |
| Ethernet | Gigabit Ethernet (multiple ports) | — |
| PCIe | Yes (PCI Express) | — |
| Serial RapidIO (SRIO) | Yes | — |
| USB | Yes (USB 2.0 with PHY) | USB 2.0 Host/Device |
| Security Engine (SEC) | Yes (AES / 3DES / SHA) | — |
| Boîtier | 689-TEPBGA II (31x31 mm) | 689-TEPBGA II 31x31 mm with exposed pad |
| Type de montage | Surface Mount (BGA) | — |
| Statut RoHS | RoHS Compliant | Compliant |
| Lead Free Status | Lead Free | — |
| Packaging | Tray | — |
| Silicon Revision | Rev 2.1 | — |
| Family | — | QorIQ P2 |
| Core Architecture | — | PowerPC e500v2 |
| Number of Cores | — | 2 |
| Largeur du bus de données | — | 32-bit |
| Maximum Core Frequency | — | 1.2 GHz |
| Plage de température de fonctionnement | — | 0 °C to +125 °C |
| Co-Processor / Security Engine | — | SEC 3.3 (IPsec/SSL/3GPP) |
| Ethernet Interfaces | — | 10/100/1000 Mbps (RGMII), dual GbE |
| PCI Express | — | PCIe Gen 1.1 x1/x2/x4 controllers |
| Serial RapidIO | — | 2x SRIO ports |
| UART | — | 4x UART |
| I2C / SPI / SDHC | — | Yes (2x I2C, SPI, SDHC) |
| NAND Flash Controller | — | Yes |
| L1 Cache (per core) | — | 32 KB I-cache + 32 KB D-cache |
| L2 Cache (shared) | — | 512 KB |
| Tension d'alimentation | — | [DATA_NEEDED: core voltage] |