P5010NSN1QMB vs P5010NSN1MMB Comparaison

Comparaison détaillée côte à côte de P5010NSN1QMB par NXP Semiconductors et P5010NSN1MMB par NXP Semiconductors. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre P5010NSN1QMB P5010NSN1MMB
Marque NXP Semiconductors NXP Semiconductors
Catégorie Microcontrollers Microcontrollers
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $318,25 $205,00
Architecture Power Architecture e5500 (64-bit) —
Core Count 1 core —
Maximum Core Frequency 2.0 GHz —
Cache (L1 Instruction per core) 32 KB —
Cache (L1 Data per core) 32 KB —
Cache (L2 shared frontside) 1 MB —
Memory Controller DDR3 with ECC support —
PCIe PCI Express Gen 2 controllers integrated —
Ethernet Dual Gigabit Ethernet —
High-Speed Interconnect Serial RapidIO (SRIO) —
Hardware Acceleration DPAA (Data Path Acceleration Architecture) engine —
Security Engine SEC crypto engine integrated —
Boîtier 1295-FCBGA (37.5 x 37.5 mm) —
Température de fonctionnement 0C to +105C -40 °C to +105 °C (industrial/extended, per datasheet) [DATA_NEEDED: confirmed Tj range]
Encryption Hardware-accelerated —
Manufacturer — NXP Semiconductors (Freescale legacy)
Series — QorIQ P5
Core Architecture — PowerPC e5500
Number of Cores — 1
Largeur du bus de données — 64 bit
Fréquence d'horloge maximale — 2.0 GHz
Package Type — 1295-FCPBGA (Flip-Chip Plastic BGA)
Package Size — 37.5 mm × 37.5 mm
Type de montage — Surface Mount
Core Voltage Min — 0.95 V
Process Technology — [DATA_NEEDED: process node]
L1 Instruction Cache — [DATA_NEEDED: per core]
L1 Data Cache — [DATA_NEEDED: per core]
L2 Cache — [DATA_NEEDED: per core / shared]
Statut RoHS — Compliant
Part Status — Active (per distributor listing, as of 2026-10-17)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis