XC6SLX45-2FGG484I vs XC6SLX25-2FGG484I Comparaison
Comparaison détaillée côte à côte de XC6SLX45-2FGG484I par AMD et XC6SLX25-2FGG484I par AMD. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | XC6SLX45-2FGG484I | XC6SLX25-2FGG484I |
|---|---|---|
| Marque | AMD | AMD |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $65,10 | $17,50 |
| Family | Spartan-6 LX | Spartan-6 LX |
| Logic Cells | 43,661 | 24051 |
| Logic Slices | 6,822 | — |
| Flip-Flops | 54,576 | — |
| Block RAM | 2,138,112 bits (2,088 Kb/s) | 958464 bits |
| DSP Slices (DSP48A1) | 58 | — |
| Maximum User I/O | 316 | — |
| Boîtier | 484-ball BGA (FBGA-484) | 484-BBGA (23x23 mm, 1 mm pitch) |
| Package Dimensions | 23 x 23 mm, 1.0 mm ball pitch | — |
| Speed Grade | -2 | -2 |
| Operating Temperature (I grade) | -40C to +100C (industrial) | — |
| Process Technology | 45 nm low-power CMOS | 45 nm CMOS |
| Supply Voltage Core | 1.2 V typical | — |
| Clock Management Tiles | 6 CMT (4 DCM + 2 PLL) | — |
| Maximum I/O Speed | 800 Mbps LVDS | — |
| Memory Interface Support | DDR, DDR2, DDR3, LPDDR | — |
| Configuration Memory | AES-256 bitstream encryption | — |
| RoHS Compliance | Lead-free / RoHS compliant | — |
| DSP Slices | — | 52 |
| User I/O | — | 266 |
| Core Voltage | — | 1.2 V |
| Internal Frequency | — | 500 MHz |
| Température de fonctionnement | — | -40°C to +100°C |
| Type de montage | — | Surface Mount |
| RoHS | — | Compliant |
| Lead Free | — | Yes |
| Configuration Modes | — | Master SPI, Slave SelectMAP, JTAG |