5CSXFC6C6U23C8N vs 5CSXFC5C6U23C8N השוואה
השוואה מפורטת זה לצד זה של 5CSXFC6C6U23C8N מאת Intel ו 5CSXFC5C6U23C8N מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Intel
5CSXFC6C6U23C8N - Cyclone V SX SoC FPGA, 110K LE, ARM Cortex-A9 | Intel
5CSXFC6C6U23C8N ✓ פעילהשוואת מפרטים
| פרמטר | 5CSXFC6C6U23C8N | 5CSXFC5C6U23C8N |
|---|---|---|
| מותג | Intel | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | פעיל | פעיל |
| Family | Cyclone V SX (SoC FPGA) | Cyclone V SX |
| Series | Cyclone V SX | — |
| Architecture | MCU + FPGA (Hard Processor System + FPGA fabric) | — |
| Logic Elements | 110,000 | 85,000 |
| Process Technology | 28 nm low-power (TSMC) | 28 nm TSMC low-power |
| Core Voltage | 1.1 V | 1.1 V |
| Hard Processor System (HPS) | Dual-core ARM Cortex-A9 MPCore with CoreSight | — |
| Processor Maximum Frequency | 600 MHz | — |
| HPS L1 Cache | 32 KB instruction + 32 KB data per core | — |
| HPS L2 Cache | 512 KB shared | — |
| DSP Blocks | Variable-precision DSP (number not specified in retrieved data) | — |
| Embedded Memory | M10K blocks (total Kbits [DATA_NEEDED: total embedded memory Kbits]) | — |
| Transceivers | Up to 3.125 Gbps integrated transceivers | — |
| Maximum User I/O | 145 user I/O (per DigChip summary; full count per package [DATA_NEEDED: package pinout max user I/O]) | — |
| Memory Controller | Hard controller supporting DDR2, DDR3, LPDDR2 | — |
| מארז | 672-pin UFBGA (UBGA), 23x23 mm | 672-pin UBGAFBGA (23x23 mm) |
| סוג הרכבה | Surface Mount (BGA) | — |
| טמפרטורת פעולה | -40C to +100C (industrial grade, code C) | 0 C to +85 C (commercial) |
| רמת MSL | 3 (per JEDEC J-STD-020, typical for large BGA) | — |
| סטטוס RoHS | Compliant | — |
| Lead-Free / Halogen-Free | Yes (lead-free BGA; halogen status [DATA_NEEDED: halogen-free yes/no]) | — |
| Speed Grade | C8 (commercial speed grade 8) | C8 |
| Lifecycle | Active (Cyclone V family in production) | — |
| Device Variant | — | 5CSXFC5 (5CSXC5 logic density) |
| Logic Array Blocks (LABs) | — | 3,207 |
| Maximum User I/O Pins | — | 145 |
| HPS Processor Cores | — | Dual ARM Cortex-A9 MPCore |
| HPS Maximum Frequency | — | 600 MHz |
| Integrated Transceivers | — | 3.125 Gbps |
| Hard Memory Controller | — | DDR3 (HPS side) |
| Lead-Free / RoHS | — | Yes |