EP1S20F672I7 vs EP1S20F672C7 השוואה
השוואה מפורטת זה לצד זה של EP1S20F672I7 מאת Intel ו EP1S20F672C7 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP1S20F672I7 | EP1S20F672C7 |
|---|---|---|
| מותג | Intel | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | רכישה אחרונה | רכישה אחרונה |
| Family | Stratix (first generation) | Altera Stratix FPGA |
| Logic Elements (LEs) | 18,460 | 18,460 |
| Maximum RAM Bits | 1,669,248 | — |
| DSP Blocks | [DATA_NEEDED: exact DSP block count] | [DATA_NEEDED: DSP block count] |
| Maximum User I/Os | 426 | — |
| Supply Voltage (VCCINT core) | 1.5 V | — |
| Logic Family | CMOS | CMOS, SRAM-based |
| מארז | 672-BBGA (FineLine BGA), 35 x 35 mm, 1.27 mm pitch | 672-ball FineLine BGA (35 x 35 mm, 1.27 mm pitch) |
| טמפרטורת פעולה | -40C to +85C (industrial grade, I7 suffix) | 0C to 85C (commercial) |
| Configuration Modes | Passive Serial, Passive Parallel, JTAG | JTAG, Passive Serial, Fast Passive Parallel, Active Serial |
| Number of Pins / Balls | 672 | — |
| סוג הרכבה | Surface Mount (BGA) | Surface Mount |
| Clock Management PLLs | [DATA_NEEDED: PLL count] | — |
| סטטוס RoHS | unknown | unknown |
| Lead-Free / Finish | SnPb (e0 per Partstack datasheet extract) | — |
| רמת MSL | unknown | [DATA_NEEDED: MSL level] |
| Status | Last Time Buy (per distributor notices) | — |
| Series | — | Stratix |
| Embedded Memory Bits | — | 1,669,248 |
| User I/O Pins | — | 426 |
| Core Supply Voltage | — | 1.5 V |
| Speed Grade | — | C7 |
| Clock PLLs | — | Up to 10 |