EP1SGX10DF672C6N vs EP1SGX25DF67216 השוואה

השוואה מפורטת זה לצד זה של EP1SGX10DF672C6N מאת Altera ו EP1SGX25DF67216 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1SGX10DF672C6N EP1SGX25DF67216
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Manufacturer Altera (Intel) —
Series Stratix GX —
Family Stratix GX Stratix GX
Device Type FPGA (Field Programmable Gate Array) —
Logic Cells 10,570 —
Configurable Logic Blocks (CLBs) 1,200 —
Total RAM Bits 920,448 1,944,576
Maximum User I/Os 362 —
Supply Voltage (Core) 1.425 V to 1.575 V (1.5 V nominal) —
Logic Family CMOS —
Package Type 672-FBGA (FineLine BGA, 27 × 27 mm, 1 mm pitch) —
מספר פינים 672 —
סוג הרכבה Surface Mount Surface Mount (BGA)
Operating Temperature (Commercial) 0 °C to +85 °C —
Transceivers Up to 20 high-speed serial channels —
סטטוס RoHS [DATA_NEEDED: rohs_status] Lead-free / RoHS compliant (per Altera product family documentation)
Logic Elements — 25,660
Embedded Multipliers (18x18) — [DATA_NEEDED: 18x18 multiplier count]
Number of PLLs — 4
Number of Transceiver Channels — 8 (4 in each of 2 banks)
Max Transceiver Data Rate — 3.1875 Gbps per channel
Min Transceiver Data Rate — 500 Mbps
Core Supply Voltage — 1.5 V
Auxiliary Supply Voltage — 3.3 V
I/O Supply Voltage — 1.5 V / 1.8 V / 2.5 V / 3.3 V (per bank)
Maximum User I/O Pins — [DATA_NEEDED: user I/O count for DF672 package]
מארז — 672-ball FineLine BGA (DF672)
טמפרטורת פעולה — Industrial, -40C to +100C (I-suffix family)
On-Die Termination — Yes, 100-ohm differential
Pre-emphasis / Equalization — Programmable (transmitter pre-emphasis; receiver adaptive equalization)
Configuration Schemes — Passive serial, fast passive parallel, JTAG, Altera enhanced configuration

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר