EPM3128ATC144-5 vs EPM3128ATC144-5N השוואה

השוואה מפורטת זה לצד זה של EPM3128ATC144-5 מאת Altera ו EPM3128ATC144-5N מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

Altera
EPM3128ATC144-5N EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N ⚠ רכישה אחרונה

השוואת מפרטים

פרמטר EPM3128ATC144-5 EPM3128ATC144-5N
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete רכישה אחרונה
Family MAX 3000A MAX 3000A
Logic Family CMOS CMOS
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Number of Macrocells 128 —
Number of Logic Array Blocks (LABs) 8 —
Number of User I/Os 96 —
Device System Gates 2500 —
Product Terms per Macrocell 32 —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency 192.3 MHz —
Number of Global Clocks 2 —
Program Memory Type EEPROM (non-volatile) —
Supply Voltage (Core) 3.3 V 3.3 V
Multi-Volt I/O Voltage 2.5 V / 3.3 V / 5.0 V tolerant —
In-System Programmability Yes (IEEE Std. 1532 compliant) Yes (3.3-V via JTAG)
JTAG / IEEE 1149.1 Yes (boundary-scan + ISP) —
טמפרטורת פעולה 0C to +70C (Commercial) 0C to 70C (Commercial)
מארז TQFP-144 (Plastic, 1.0 mm pitch, 22x22 mm) 144-pin TQFP (20x20 mm)
Process Technology 0.30 um CMOS EEPROM, 4 metal layers —
סטטוס RoHS Not Compliant (per Arrow distributor listing) Compliant (lead-free)
ECCN EAR99 —
HTS Code 8542.31.00.55 —
Macrocells — 128
Usable Gates — 2500
User I/O — 96
Pin-to-Pin Logic Delay — 5 ns
Counter Frequency — up to 227.3 MHz
I/O Logic Levels Supported — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
JTAG Boundary Scan — IEEE Std 1149.1 compliant
סוג הרכבה — Surface Mount

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר