EP1810GM883B vs EP1810GC-35 तुलना
विस्तृत दोनों ओर की तुलना EP1810GM883B द्वारा Altera और EP1810GC-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810GM883B | EP1810GC-35 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | अंतिम बार खरीदें |
| Device Family | EP1810 (Classic EPLD) | — |
| Macrocells | 48 | 16 |
| User Flip-Flops | Up to 64 | — |
| Total Inputs | 60 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 (bidirectional, tri-state) | — |
| Propagation Delay (tPD) | 50 ns max | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable EPROM cells |
| ऑपरेटिंग तापमान | -55 °C to +125 °C (Military, MIL-STD-883B) | [DATA_NEEDED: operating temperature range] |
| Package Type | Ceramic Pin Grid Array (PGA), 84 pins | — |
| Package Designator | GM (ceramic PGA) | — |
| Processing Level | MIL-STD-883B (Class B) | — |
| Programming Method | UV-erasable / Altera programming hardware | UV erasure + EPROM programming |
| माउंटिंग प्रकार | Through-hole (PGA socket or PCB through-hole) | Through Hole |
| Lead-Free / RoHS | [DATA_NEEDED: lead-free status] | — |
| Logic Family | TTL-compatible I/O | Altera Classic EPLD |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| पैकेज | — | CPGA-68 (Ceramic Pin Grid Array, 68-pin) |
| पिन की संख्या | — | 68 |
| Propagation Delay (tpd max) | — | 40 ns |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| I/O Standard | — | TTL-compatible |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: VCC range] |
| RoHS स्थिति | — | Not applicable (legacy ceramic package) |
| Lead-Free Status | — | Not applicable |
| Manufacturer (current source) | — | Rochester Electronics (authorized Altera EPLD partner) |
| Original Manufacturer | — | Altera Corporation (now Intel FPGA) |