EP1810JC-25 vs EP1810GM883 तुलना

विस्तृत दोनों ओर की तुलना EP1810JC-25 द्वारा Intel और EP1810GM883 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810JC-25 EP1810GM883
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera/Intel Classic EPLD (EP1810 series) Classic EPLD (EP1810 series)
Macrocells 48 48
Propagation Delay (tPD) 25 ns —
Maximum Toggle Frequency [DATA_NEEDED: max fMAX] —
Input Lines 60 (including I/O) —
I/O Lines 48 —
Dedicated Inputs 12 12
External Clock Inputs 4 —
Supply Voltage (VCC) 4.75 V to 5.25 V —
ऑपरेटिंग तापमान -40 °C to 85 °C (industrial, per distributor listings) -55C to +125C (MIL-STD-883 Class B)
Technology CMOS, UV-erasable (windowed ceramic DIP) —
पैकेज 28-pin ceramic DIP (J) with quartz window 68-Pin Ceramic Pin Grid Array (PGA)
माउंटिंग प्रकार Through-hole Through-Hole (PGA socket)
Erasure Method UV light (windowed package) —
RoHS स्थिति [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
लाइफसाइकिल स्थिति NRND (Not Recommended for New Designs) —
Device Type — UV-Erasable Programmable Logic Device (EPLD)
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Propagation Delay (tpd) — 45 ns (max)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)
Lead-Free — [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध