EP1810JI-45 vs EP1810LI-45 तुलना

विस्तृत दोनों ओर की तुलना EP1810JI-45 द्वारा Altera और EP1810LI-45 द्वारा Rochester Electronics. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810JI-45 EP1810LI-45
ब्रांड Altera Rochester Electronics
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete सक्रिय
Manufacturer Altera (now Intel FPGA) Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD —
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns —
Configurable I/O Lines 48 —
Dedicated Inputs 12 —
Technology CMOS EPROM CMOS, UV-erasable EPROM configuration
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) —
Terminal Form J BEND —
Package Shape SQUARE —
Number of Terminals 68 —
Temperature Grade INDUSTRIAL —
ऑपरेटिंग तापमान -40 °C to +85 °C —
सप्लाई वोल्टेज 5 V (TTL compatible) 5 V
Programming Method UV-erase (windowed) / OTP via JEDEC Altera programming hardware with MAX+PLUS II / legacy tools
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic
Usable Gates — 900
Macrocells — 48
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
ऑपरेटिंग तापमान रेंज — -40 C to +85 C (Industrial, 'I' suffix)
पैकेज — 68-pin PLCC / PQCC68 (J-Lead)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
RoHS स्थिति — [DATA_NEEDED: RoHS status]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध