EP1810JI-45 vs EP1810LI-45 השוואה

השוואה מפורטת זה לצד זה של EP1810JI-45 מאת Altera ו EP1810LI-45 מאת Rochester Electronics. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810JI-45 EP1810LI-45
מותג Altera Rochester Electronics
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete פעיל
Manufacturer Altera (now Intel FPGA) Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD —
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns —
Configurable I/O Lines 48 —
Dedicated Inputs 12 —
Technology CMOS EPROM CMOS, UV-erasable EPROM configuration
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) —
Terminal Form J BEND —
Package Shape SQUARE —
Number of Terminals 68 —
Temperature Grade INDUSTRIAL —
טמפרטורת פעולה -40 °C to +85 °C —
מתח אספקה 5 V (TTL compatible) 5 V
Programming Method UV-erase (windowed) / OTP via JEDEC Altera programming hardware with MAX+PLUS II / legacy tools
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic
Usable Gates — 900
Macrocells — 48
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
טווח טמפרטורת פעולה — -40 C to +85 C (Industrial, 'I' suffix)
מארז — 68-pin PLCC / PQCC68 (J-Lead)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
סטטוס RoHS — [DATA_NEEDED: RoHS status]

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר