EP1SGX40F1020 vs EP1SGX40FF1020C7 तुलना
विस्तृत दोनों ओर की तुलना EP1SGX40F1020 द्वारा Altera और EP1SGX40FF1020C7 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EP1SGX40FF1020C7 - Stratix GX FPGA 41,250 LE | Intel | 1020-BGA
EP1SGX40FF1020C7 ⚠ अंतिम खरीदविशेषता तुलना
| पैरामीटर | EP1SGX40F1020 | EP1SGX40FF1020C7 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | अंतिम बार खरीदें |
| Family | Stratix GX | Stratix GX (EP1SGX40) |
| Logic Elements | 41,250 | — |
| Embedded Memory Bits | 3,423,744 | — |
| Total RAM Bits | 3,423,744 | — |
| User I/O Pins | 624 | 624 |
| Number of LABs/CLBs | 4125 | — |
| Number of Transceivers | 20 | — |
| Transceiver Data Rate | 600 Mbps to 3.1875 Gbps | — |
| पैकेज | 1020-BBGA (FineLine BGA) | 1020-ball FC-FBGA (S-PBGA-B1020) |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| ऑपरेटिंग तापमान रेंज | [DATA_NEEDED: industrial/commercial grade] | — |
| सप्लाई वोल्टेज | [DATA_NEEDED: core and I/O voltage] | — |
| Configuration Mode | SRAM-based LUT | — |
| JTAG Boundary Scan | Yes | — |
| RoHS स्थिति | [DATA_NEEDED: confirm from manufacturer page] | Compliant |
| Series | — | Stratix GX |
| Logic Elements (LE) | — | 41,250 |
| Configurable Logic Blocks (CLB) | — | 4,125 |
| Embedded Memory (bits) | — | 3,423,744 |
| Number of Logic Array Blocks (LAB) | — | 4,125 |
| Number of I/O Banks | — | 12 |
| Core Supply Voltage (VCCINT) | — | 1.425 V to 1.575 V (nominal 1.5 V) |
| Speed Grade | — | 7 (-7, mid-speed) |
| Process Technology | — | CMOS |
| ऑपरेटिंग तापमान | — | 0 °C to 85 °C (commercial) |
| Package Dimensions | — | 33 mm × 33 mm |
| Ball Pitch | — | 1.00 mm |
| Configuration Modes | — | PS, PPS, PPA, JTAG, AS |
| DSP Blocks (9-bit) | — | 176 |
| Transceiver Channels | — | 20 full-duplex 3.1875 Gbps + 14 dedicated full-duplex 1.25 Gbps |
| PLLs | — | 8 enhanced + per-transceiver PLLs |