EP20K400CF672C-8 vs EP20K600CF672C-8 तुलना

विस्तृत दोनों ओर की तुलना EP20K400CF672C-8 द्वारा Altera और EP20K600CF672C-8 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP20K400CF672C-8 EP20K600CF672C-8
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family APEX 20K —
Logic Elements 16,640 —
Typical Gates 400,000 600,000
Macros 1,664 —
Maximum User I/O 488 —
Number of I/O Banks [DATA_NEEDED: number of I/O banks] —
Package Type PBGA-672 (FineLine BGA, 27 x 27 mm, 1.0 mm pitch) 672-BGA (FineLine BGA, 1.27 mm pitch, 45 x 45 mm)
Core Voltage (VCCINT) 1.8 V nominal (1.71 V to 1.89 V) —
I/O Voltage (VCCIO) [DATA_NEEDED: VCCIO options] —
Pin-to-Pin Delay (tPD) 1.78 ns (speed grade -8) —
Speed Grade -8 -8
Temperature Grade (C) Commercial, 0 °C to 85 °C —
Process Technology 0.15 µm all-layer copper CMOS 0.15 micrometer all-layer copper-metal
Embedded Memory Type ESB (RAM / ROM / CAM) —
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Passive Parallel —
JTAG Support Yes (IEEE 1149.1 boundary-scan) —
माउंटिंग प्रकार Surface Mount (BGA) —
RoHS स्थिति [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
MSL स्तर [DATA_NEEDED: MSL level] —
Series — APEX 20KC
Device Type — FPGA (Field Programmable Gate Array)
Logic Elements (LEs) — 24,320
Embedded Memory Bits — 311,296
Maximum User I/Os — 508
पिन की संख्या — 672
Propagation Delay (tPD) — 1.48 ns
Architecture — MultiCore (LUT logic + embedded memory)
ऑपरेटिंग तापमान रेंज — 0C to +85C (commercial)
सप्लाई वोल्टेज — Multi-rail (core + I/O banks)
Configuration Method — Serial / parallel / JTAG
Pin Compatibility — Pin-compatible with APEX 20KE family

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध