EP20K400GI655-1V vs EP20K400GI655-1X तुलना
विस्तृत दोनों ओर की तुलना EP20K400GI655-1V द्वारा Intel और EP20K400GI655-1X द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Intel
EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel
EP20K400GI655-1V ⚠ अंतिम खरीदAltera
EP20K400GI655-1X - 400K Gate APEX 20K FPGA, 16640 Logic Elements, 655-Pin CPGA | Altera (Intel)
EP20K400GI655-1X Obsoleteविशेषता तुलना
| पैरामीटर | EP20K400GI655-1V | EP20K400GI655-1X |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | Obsolete |
| Family | APEX 20K | APEX 20K |
| Typical Gates | 400,000 | — |
| Logic Elements | 16,640 | 16640 |
| Maximum User I/O | 502 | — |
| Dedicated Inputs | 4 | 4 |
| Package Type | CBGA-655 (Ceramic Ball Grid Array) | Ceramic Pin Grid Array (CPGA) |
| Package Code (JESD-30) | S-CPGA-P655 | S-CPGA-P655 |
| Package Equivalence Code | SPGA655, 47x47 | SPGA655,47X47 |
| Process Technology | CMOS | CMOS, SRAM-based configuration |
| Propagation Delay | 2.5 ns | 2.5 ns (typical for -1 grade) |
| Core Supply Voltage | 2.5 V | — |
| I/O Supply Voltage | 2.5 V / 3.3 V | — |
| Configuration | In-system programmable via JTAG | — |
| Boundary Scan | IEEE 1149.1 JTAG | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: industrial vs military grade] | -40 C to +85 C (industrial) |
| MSL स्तर | 1 | — |
| Package Body Material | Ceramic | CERAMIC (metal-sealed co-fired) |
| RoHS स्थिति | [DATA_NEEDED] | Compliant |
| Device | — | EP20K400 |
| Number of Terminals | — | 655 |
| User I/O Lines | — | 502 |
| Speed Grade | — | -1 |
| नमी संवेदनशीलता स्तर (MSL) | — | 1 |
| Peak Reflow Temperature | — | 220 C |
| माउंटिंग प्रकार | — | Through-Hole (PGA) |