EP610DC-15 vs EP610DI-25 तुलना
विस्तृत दोनों ओर की तुलना EP610DC-15 द्वारा Altera और EP610DI-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DC-15 | EP610DI-25 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Product Family | Classic EPLD (EP610) | — |
| Architecture | UV-erasable CMOS PAL-type | — |
| Macrocells | 16 | 16 |
| Logic Expanders | 4 | — |
| Dedicated Inputs | 20 | 4 |
| Bidirectional I/O Pins | 16 | — |
| Total Product Terms | 160 | — |
| Propagation Delay (tPD) | 15 ns (speed grade -15) | 25 ns |
| Maximum Internal Clock Frequency | 71.4 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 5 V nominal |
| ऑपरेटिंग तापमान | 0C to 70C (commercial) | Industrial (per "I" suffix) |
| पैकेज | 24-pin Ceramic DIP (CDIP-24) with UV window | — |
| माउंटिंग प्रकार | Through-Hole | Through-Hole (DIP) |
| Programming Method | JEDEC fuse map, UV erasure | — |
| Technology | CMOS | CMOS EPROM (UV-erasable) |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | — |
| Part Family | — | Classic EPLD |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| I/O Pins | — | 16 (bidirectional) |
| Total User I/O | — | 20 |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| पिन काउंट | — | 24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |