EP610DI-30N vs EP610DI-25 तुलना
विस्तृत दोनों ओर की तुलना EP610DI-30N द्वारा Altera और EP610DI-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DI-30N | EP610DI-25 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EP610 | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 30 ns | 25 ns |
| Maximum Frequency | 33.3 MHz (system); 100 MHz (pipelined) | — |
| Supply Voltage (VCC) | 5 V ±5% | 5 V nominal |
| पैकेज | CDIP-24 (Ceramic DIP, windowed) | — |
| पिन काउंट | 24 | 24 |
| ऑपरेटिंग तापमान | -40°C to +85°C (industrial) | Industrial (per "I" suffix) |
| Process Technology | CMOS | — |
| Programming Method | UV-erasable (windowed ceramic) | — |
| माउंटिंग प्रकार | Through-hole (DIP) | Through-Hole (DIP) |
| MSL स्तर | [DATA_NEEDED: MSL level] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | — |
| Part Family | — | Classic EPLD |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| I/O Pins | — | 16 (bidirectional) |
| Dedicated Inputs | — | 4 |
| Total User I/O | — | 20 |
| Technology | — | CMOS EPROM (UV-erasable) |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |