EP610ILC-10 vs EP610DC-20 तुलना
विस्तृत दोनों ओर की तुलना EP610ILC-10 द्वारा Altera और EP610DC-20 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610ILC-10 | EP610DC-20 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | Classic EPLD | — |
| Product Type | UV-Erasable / OTP PLD | CMOS UV-Erasable Programmable Logic Device (EPLD) |
| Architecture | PAL-type with macrocells | — |
| Macrocells | 16 | — |
| Usable Gates | 300 | — |
| Product Terms | 160 | — |
| I/O Pins | 16 | 16 (bidirectional) |
| Dedicated Inputs | 4 | 4 |
| सप्लाई वोल्टेज | 5 V (single supply) | — |
| Pin-to-Pin Delay (tPD) | 10 ns (grade -10) | — |
| Counter Frequency (fCNT) | 100 MHz | — |
| Logic Family Compatibility | TTL (5 V CMOS/TTL-compatible I/O) | — |
| पैकेज | PLCC-28 (plastic J-lead chip carrier) | 24-pin Ceramic DIP (CDIP-24) with UV window |
| माउंटिंग प्रकार | Surface Mount (PLCC socket or solder) | Through-hole |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | 0 °C to 70 °C (commercial) |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance status] |
| Family | — | Classic EP610 |
| Logic Macrocells | — | 16 |
| Total Usable Pins | — | 20 |
| Product Terms (p-terms) | — | 160 |
| Propagation Delay (tPD) | — | 22 ns |
| Maximum Toggle Frequency (fMAX) | — | 55.6 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V (5 V nominal) |
| Programming Method | — | UV erasure + parallel programmer |
| Process Technology | — | CMOS, UV-erasable floating gate |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |