EP610PC-30 vs EP610LC-30 तुलना

विस्तृत दोनों ओर की तुलना EP610PC-30 द्वारा Altera और EP610LC-30 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP610PC-30 EP610LC-30
ब्रांड Altera Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Device Family Classic EPLD (EP610) —
Macrocells 16 —
Usable Gates 300 —
Propagation Delay (tPD) 30 ns —
Maximum Pipeline Frequency 33.3 MHz (typical) / 100 MHz pipelined —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.75 V to 5.25 V
Process Technology CMOS EPROM —
पैकेज 24-pin PDIP (0.300 inch) 24-pin CERDIP / PDIP
माउंटिंग प्रकार Through-Hole Through-Hole
Programmability One-Time Programmable (OTP, no window on plastic PDIP) —
ऑपरेटिंग तापमान 0C to +70C (commercial) 0 C to +70 C (commercial) / -55 C to +125 C (military)
Output Drive Current [DATA_NEEDED: IOH/IOL per datasheet DC characteristics] —
Input Pins (Dedicated) [DATA_NEEDED: dedicated input count from datasheet pinout] —
I/O Pins [DATA_NEEDED: bidirectional I/O count from datasheet pinout] —
Programming Tool Altera A+PLUS / MAX+PLUS II (legacy) —
RoHS स्थिति Not applicable (legacy non-compliant package per distributor listing) [DATA_NEEDED: RoHS status]
Lead Free Status Not applicable —
Current Distributor Rochester Electronics, LLC (authorized continuing source) —
Family — Classic EPLD (EP610)
Macro Cells — 16
Logic Gates — Equivalent to 300 gates (typical)
Pin-to-Pin Delay (tPD) — 30 ns
Pipelined Data Rate — up to 100 MHz
Programming Voltage (VPP) — 13 V nominal
Technology — CMOS EPROM (UV-erasable)
Erase/Program Cycles — 1000 typical
आउटपुट प्रकार — CMOS tri-state (programmable)
Logic Compatibility — TTL and CMOS
Turbo Mode — Yes (registered path bypass)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध