EP610PC-30 vs EP610LC-30 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP610PC-30 بذریعہ Altera اور EP610LC-30 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP610PC-30 EP610LC-30
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Device Family Classic EPLD (EP610) —
Macrocells 16 —
Usable Gates 300 —
Propagation Delay (tPD) 30 ns —
Maximum Pipeline Frequency 33.3 MHz (typical) / 100 MHz pipelined —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.75 V to 5.25 V
Process Technology CMOS EPROM —
پیکیج 24-pin PDIP (0.300 inch) 24-pin CERDIP / PDIP
ماؤنٹنگ ٹائپ Through-Hole Through-Hole
Programmability One-Time Programmable (OTP, no window on plastic PDIP) —
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0 C to +70 C (commercial) / -55 C to +125 C (military)
Output Drive Current [DATA_NEEDED: IOH/IOL per datasheet DC characteristics] —
Input Pins (Dedicated) [DATA_NEEDED: dedicated input count from datasheet pinout] —
I/O Pins [DATA_NEEDED: bidirectional I/O count from datasheet pinout] —
Programming Tool Altera A+PLUS / MAX+PLUS II (legacy) —
RoHS اسٹیٹس Not applicable (legacy non-compliant package per distributor listing) [DATA_NEEDED: RoHS status]
Lead Free Status Not applicable —
Current Distributor Rochester Electronics, LLC (authorized continuing source) —
Family — Classic EPLD (EP610)
Macro Cells — 16
Logic Gates — Equivalent to 300 gates (typical)
Pin-to-Pin Delay (tPD) — 30 ns
Pipelined Data Rate — up to 100 MHz
Programming Voltage (VPP) — 13 V nominal
Technology — CMOS EPROM (UV-erasable)
Erase/Program Cycles — 1000 typical
آؤٹ پٹ کی قسم — CMOS tri-state (programmable)
Logic Compatibility — TTL and CMOS
Turbo Mode — Yes (registered path bypass)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں