EP910LI44 vs EP910LI44-35 तुलना

विस्तृत दोनों ओर की तुलना EP910LI44 द्वारा Altera और EP910LI44-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP910LI44 EP910LI44-35
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family Classic EPLD —
Architecture PAL-type, CMOS, One-Time-Programmable PAL-type macrocell (EPLD)
Macrocells 24 —
Package Type PLCC-44 (J-lead, surface mount) PLCC-44 (J-lead)
Total Pins 44 —
Dedicated Inputs 12 —
Bidirectional I/O 24 —
Maximum Logic Inputs 36 —
Maximum Outputs 24 —
Flip-Flops 24 —
External Clocks 2 —
Maximum Propagation Delay [DATA_NEEDED: tpd for unmarked speed grade; speed-grade suffix encodes value: -15 = 15 ns, -20 = 20 ns, -25 = 25 ns, -30 = 30 ns, -35 = 35 ns, -40 = 40 ns, -45 = 45 ns, -50 = 50 ns] —
Supply Voltage (VCC) 4.75 V to 5.25 V (commercial), 4.5 V to 5.5 V (industrial) —
Operating Temperature (L grade) -40 °C to +85 °C (industrial) —
Technology CMOS —
Programmability UV-erasable (windowed) or OTP UV-erasable / one-time programmable
RoHS स्थिति non-compliant (original PLCC-44 lead finish) unknown
माउंटिंग प्रकार Surface Mount (PLCC socket compatible) Surface Mount / Through-Hole Socket
Programming Method Altera Logic Programmer card / Data I/O / third-party EPROM programmers —
Device Family — Altera Classic EPLD
Series — EP910
Number of Macrocells — 24
Number of External Clocks — 2
अधिकतम क्लॉक फ़्रीक्वेंसी — 37 MHz
Propagation Delay (tPD) — 35 ns
Process Technology — CMOS
सप्लाई वोल्टेज — [DATA_NEEDED: VCC range]
पिन की संख्या — 44
ऑपरेटिंग तापमान — [DATA_NEEDED: temperature grade]
Logic Family — Classic EPLD

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध