EP910LI44 vs EP910LI44-35 So sánh

So sánh chi tiết song song của EP910LI44 bằng Altera và EP910LI44-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910LI44 EP910LI44-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Classic EPLD —
Architecture PAL-type, CMOS, One-Time-Programmable PAL-type macrocell (EPLD)
Macrocells 24 —
Package Type PLCC-44 (J-lead, surface mount) PLCC-44 (J-lead)
Total Pins 44 —
Dedicated Inputs 12 —
Bidirectional I/O 24 —
Maximum Logic Inputs 36 —
Maximum Outputs 24 —
Flip-Flops 24 —
External Clocks 2 —
Maximum Propagation Delay [DATA_NEEDED: tpd for unmarked speed grade; speed-grade suffix encodes value: -15 = 15 ns, -20 = 20 ns, -25 = 25 ns, -30 = 30 ns, -35 = 35 ns, -40 = 40 ns, -45 = 45 ns, -50 = 50 ns] —
Supply Voltage (VCC) 4.75 V to 5.25 V (commercial), 4.5 V to 5.5 V (industrial) —
Operating Temperature (L grade) -40 °C to +85 °C (industrial) —
Technology CMOS —
Programmability UV-erasable (windowed) or OTP UV-erasable / one-time programmable
Trạng thái RoHS non-compliant (original PLCC-44 lead finish) unknown
Kiểu lắp đặt Surface Mount (PLCC socket compatible) Surface Mount / Through-Hole Socket
Programming Method Altera Logic Programmer card / Data I/O / third-party EPROM programmers —
Device Family — Altera Classic EPLD
Series — EP910
Number of Macrocells — 24
Number of External Clocks — 2
Tần số xung maksimum — 37 MHz
Propagation Delay (tPD) — 35 ns
Process Technology — CMOS
Điện áp cung cấp — [DATA_NEEDED: VCC range]
Số lượng chân — 44
Nhiệt độ hoạt động — [DATA_NEEDED: temperature grade]
Logic Family — Classic EPLD

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá