EPC2L120N vs EPC2L120 तुलना

विस्तृत दोनों ओर की तुलना EPC2L120N द्वारा Intel और EPC2L120 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPC2L120N EPC2L120
ब्रांड Intel Altera
श्रेणी FPGA & CPLD Memory ICs
लाइफसाइकिल स्थिति Obsolete NRND
Device Type Configuration Device for SRAM-based LUT FPGAs —
Manufacturer Intel (formerly Altera) —
Family EPC2 (Enhanced Configuration Device) EPC2 (Enhanced Configuration)
Memory Capacity 165,888 bits (400,000 gates equivalent) —
Operating Voltage (VCCIO) 2.7 V to 3.6 V —
5V Tolerance Yes (5V-tolerant I/O) —
Configuration Clock (FPP) Up to 66 MHz —
Configuration Clock (PS) Up to 33 MHz —
Internal Oscillator 8 MHz with programmable divider —
JTAG Interface IEEE Std 1149.1 compliant, ISP support —
Programming Cycles 100,000 erase/program cycles —
Sector Erase Time [DATA_NEEDED: typical sector erase time] —
पैकेज 84-pin PLCC (J-Lead) PLCC-20
Configuration Schemes FPP, PS, JTAG, daisy chain —
ऑपरेटिंग तापमान [DATA_NEEDED: industrial temp range] -40 C to +85 C
Supported FPGA Families Cyclone, APEX, FLEX, Mercury, ACEX, Stratix —
RoHS स्थिति unknown unknown
मेमोरी प्रकार — Configuration PROM (Flash-based)
Density — 120 Kbit
Configuration Interface — Serial, FPGA-targeted
Operating Voltage — 2.7 V to 3.6 V (3.3 V typ)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Compatible FPGAs — Altera Cyclone, Cyclone II, APEX-series
CONF_DONE Output — Open-drain, wire-OR capable
Data Retention — 20 years (per Altera datasheet family)
Program/Erase Cycles — 100 cycles minimum
माउंटिंग प्रकार — Surface Mount
Lead-Free — unknown

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध