EPC2XXA vs EPC2LS20U तुलना

विस्तृत दोनों ओर की तुलना EPC2XXA द्वारा Altera और EPC2LS20U द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPC2XXA EPC2LS20U
ब्रांड Altera Altera
श्रेणी FPGA & CPLD Memory ICs
लाइफसाइकिल स्थिति NRND Obsolete
मेमोरी प्रकार Configuration Flash (PROM) —
मेमोरी आकार 1.6 Mbit —
Configuration Interface Passive Serial (PS) / Active Serial (AS) —
Maximum Configuration Clock 33 MHz —
JTAG Support IEEE 1149.1 Boundary-Scan (ISP) Yes (IEEE 1149.1 boundary scan)
Operating Voltage (VCC) 3.0 V to 3.6 V 3.3 V
Operating Voltage (VCCJ) 1.8 V / 2.5 V / 3.3 V —
ऑपरेटिंग तापमान -40 C to +85 C (industrial) [DATA_NEEDED: Operating Temperature]
पैकेज 20-pin SOIC (SO-20) 12.8 mm x 7.5 mm 20-PLCC (J-lead, 9x9 mm)
माउंटिंग प्रकार Surface Mount —
Cascadable Yes (daisy-chain multiple devices) —
Programmer Quartus II / Quartus Prime Programmer —
Compatible FPGA Families Cyclone, Cyclone II, Cyclone III, MAX II, MAX V, Stratix (selected) —
RoHS स्थिति Compliant —
Lead-Free Yes —
Product Type — In-System Programmable Configuration PROM
Memory Density — 1.6 Mbit
इंटरफ़ेस — Altera serial configuration / JTAG
Programming Method — In-System Programmable (ISP) via JTAG
Lead-Free / RoHS — Yes (per "U" suffix)
Supported FPGA Families — Cyclone I/II, Stratix/II, APEX-II, ACEX-1K, FLEX-10K, FLEX-6000, MAX-7000
Configuration Modes — PS (Passive Serial), AS, FPP
Done Pin — Yes (open-drain programmable polarity)
nSTATUS Pin — Yes (open-drain error flag)
nCONFIG Pin — Yes (reset/reconfiguration input)
DCLK Output — Yes (configuration clock to FPGA)
MSL स्तर — [DATA_NEEDED: MSL Level]
Compliance — RoHS (Pb-free per U suffix)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध