EPM3256AFC256-10 vs EPM3256AFC256-10N तुलना
विस्तृत दोनों ओर की तुलना EPM3256AFC256-10 द्वारा Altera और EPM3256AFC256-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM3256AFC256-10 - 256-Macro CPLD MAX 3000A | Intel / Altera | FBGA-256
EPM3256AFC256-10 ⚠ अंतिम खरीदविशेषता तुलना
| पैरामीटर | EPM3256AFC256-10 | EPM3256AFC256-10N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Logic Family | CMOS (EEPROM-based) | CMOS |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 256 | — |
| Usable Gates | 5,000 | 5,000 gates |
| Logic Array Blocks (LABs) | 16 (16 macrocells each) | — |
| Maximum User I/Os | 161 | — |
| Propagation Delay (tPD) | 10 ns | — |
| Internal Counter Frequency (fCNT) | 95.2 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5.0 V tolerant | — |
| In-System Programmability | Yes (3.3 V ISP via JTAG IEEE 1149.1) | — |
| ऑपरेटिंग तापमान | 0°C to +70°C (Commercial) | 0 C to 70 C (commercial) |
| पैकेज | 256-ball FBGA (Fine-Line BGA) | 256-pin FineLine BGA |
| Pitch | [DATA_NEEDED: BGA ball pitch] | — |
| माउंटिंग प्रकार | Surface Mount | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance status] | — |
| Macrocells | — | 256 |
| Maximum User I/O | — | 161 |
| Pin-to-Pin Logic Delay | — | 10 ns |
| Maximum Counter Frequency | — | 227.3 MHz |
| Core Voltage | — | 3.3 V |
| I/O Logic Level Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programmability | — | EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) |
| PCI Compliance | — | PCI Local Bus Specification Rev 2.2 (at -10 grade) |