EPM5064LC vs EPM5064JC-1 तुलना

विस्तृत दोनों ओर की तुलना EPM5064LC द्वारा Altera और EPM5064JC-1 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5064LC EPM5064JC-1
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Programming Type OTP (One-Time-Programmable, UV-erasable EPROM) —
Macro Cells 64 64
Usable Gates 1.25K 1250 (typical)
Logic Array Blocks (LABs) 4 —
Propagation Delay (tPD) 55 ns —
Total Inputs 36 (7 dedicated + 29 I/O) —
I/O Pins 28 bidirectional + 4 dedicated input —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V nominal (4.75 V – 5.25 V)
ऑपरेटिंग तापमान 0C to +70C (Commercial) 0 °C to +70 °C (commercial, -JC suffix)
पैकेज PLCC-44 (LCC-44, J-lead) 44-pin PLCC (J-lead, windowed ceramic)
Process Technology CMOS EPROM 0.8 µm CMOS
माउंटिंग प्रकार Surface Mount Surface Mount (PLCC socket recommended)
RoHS स्थिति [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant] Non-compliant (windowed ceramic, contains Pb in glass frit)
Lead Free [DATA_NEEDED: lead-free status] —
Logic Elements — 128 (Logic Array Blocks)
Maximum Operating Frequency — 33.3 MHz (fCNT)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD typical/max in ns]
Programmable Pins — 36 (typical I/O, 44-pin PLCC)
Dedicated Inputs — [DATA_NEEDED: dedicated input count]
Erasure Method — UV-erasable through quartz window
Programming Method — Altera Logic Programmer + MasterBlaster/ByteBlasterMV
JTAG Boundary Scan — Not supported (classic MAX architecture)
Military/Avionics SMD — 5962-01-417-3750 (QML variant: EPM5064JM/883)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध