EPM5192ALC84-15 vs EPM5192AJC84-20 तुलना
विस्तृत दोनों ओर की तुलना EPM5192ALC84-15 द्वारा Altera और EPM5192AJC84-20 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM5192AJC84-20 - 192-Macrocell UV PLD, 33ns, 84-Pin J-Lead | Altera
EPM5192AJC84-20 Obsoleteविशेषता तुलना
| पैरामीटर | EPM5192ALC84-15 | EPM5192AJC84-20 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | MAX 5000 (EPM5192) | — |
| Device Type | CPLD / UV-Erasable / OTP Complex PLD | UV-erasable/OTP Complex PLD (CPLD) |
| Macrocells | 192 | 192 |
| Dedicated Inputs | 7 | 7 |
| User I/O Pins | 64 | — |
| Propagation Delay (tPD) | 15 ns | — |
| Propagation Delay (Industry Variant) | 25 ns (per MicrochipUSA listing) | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (nominal 5 V) | — |
| Process Technology | CMOS (EPROM-based) | CMOS, UV-erasable EEPROM |
| Programmability | UV-erasable window / OTP | — |
| पैकेज | 84-pin PLCC (QCCJ, J-bend ceramic) | 84-pin PLCC J-Lead (WQCCJ, J84) |
| Operating Temperature Grade | Commercial | Commercial |
| Terminal Form | J-BEND | — |
| Package Code | QCCJ | — |
| Package Shape | SQUARE | — |
| Architecture | Programmable Logic Array + Macrocell Registers + PIA interconnect | — |
| Family | — | MAX 5000 |
| Propagation Delay (tpd) | — | 33 ns (speed grade -20) |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 66.7 MHz |
| Supply Voltage (Vcc) | — | 4.75 V to 5.25 V |
| User I/O Lines | — | 64 |
| माउंटिंग प्रकार | — | Surface Mount (J-Lead) |
| MSL स्तर | — | [DATA_NEEDED: MSL level] |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS status] |
| Programming Tool | — | Altera MAX+PLUS II / Quartus (legacy) |
| Lead-Free / Halogen-Free | — | [DATA_NEEDED: lead-free status] |