EPM5192JC-2 vs EPM5192JC-1N तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC-2 द्वारा Altera और EPM5192JC-1N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC-2 | EPM5192JC-1N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Product Type | UV-erasable Programmable Logic Device (PLD) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns | 40 ns |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 40 MHz | — |
| Process Technology | CMOS | — |
| पैकेज | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) | 84-pin Ceramic Quad Flat Pack (CQFP) |
| माउंटिंग प्रकार | Surface Mount | — |
| Number of Terminals | 84 | — |
| Programming Method | UV-erase / EPROM | — |
| ऑपरेटिंग तापमान रेंज | [DATA_NEEDED: operating temperature range] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | — |
| Family | — | MAX 5000 |
| Device Type | — | CPLD - Complex Programmable Logic Device |
| Usable Gates | — | 3750 |
| External Clock Inputs (GCLK) | — | 1 |
| Maximum Clock Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Technology | — | CMOS EPROM (UV-erasable) |
| JEDEC Package Code | — | S-CQCC-J84 |
| ऑपरेटिंग तापमान | — | [DATA_NEEDED: industrial/commercial temperature range] |
| Programming Interface | — | JTAG / Altera ByteBlaster |