EPM570GT100I5 vs EPM570T10015 तुलना

विस्तृत दोनों ओर की तुलना EPM570GT100I5 द्वारा Altera और EPM570T10015 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
EPM570GT100I5 EPM570GT100I5 - 570 LE MAX II CPLD, 100-TQFP | Intel / Altera

EPM570GT100I5 - 570 LE MAX II CPLD, 100-TQFP | Intel / Altera

EPM570GT100I5 ✓ सक्रिय
Altera
EPM570T10015 EPM570T10015 - MAX II CPLD, 570 LEs, TQFP-100 | Intel / Altera

EPM570T10015 - MAX II CPLD, 570 LEs, TQFP-100 | Intel / Altera

EPM570T10015 ✓ सक्रिय

विशेषता तुलना

पैरामीटर EPM570GT100I5 EPM570T10015
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति सक्रिय सक्रिय
Series MAX II —
Logic Elements (LE) 570 —
Macrocells 440 —
Maximum User I/O Pins 76 76
Propagation Delay (tPD) 5.4 ns (typ) —
Internal Supply Voltage (VCCINT) 1.71 V to 1.89 V —
User I/O Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) —
User Flash Memory 8 Kbits 8 Kbits
Programmability In-System Programmable (ISP) via JTAG, non-volatile flash —
Configuration Time Instant-On (< 1 ms, no external PROM required) —
ऑपरेटिंग तापमान -40 C to +100 C (Industrial, "I5") —
पैकेज 100-pin TQFP (14x14 mm, 0.5 mm pitch) TQFP-100 (T100) 14 x 14 mm
माउंटिंग प्रकार Surface Mount (Gull-wing leads) —
Typical Active Current [DATA_NEEDED: typical active ICC] —
Speed Grade GT (fast) —
RoHS स्थिति Compliant [DATA_NEEDED: RoHS compliance status]
JTAG Support IEEE 1149.1 boundary scan —
Global Clock Networks 4 —
Device Family — MAX II
Logic Elements — 570
Macro Cells — 440
Pin-to-Pin Delay (tPD) — 15 ns (commercial/industrial speed grade)
Propagation Delay — [DATA_NEEDED: detailed tPD/tCO/tSU datasheet values]
Supply Voltage - Core (VCCINT) — 3.3 V (2.5 V variants exist in MAX II family)
Supply Voltage - I/O (VCCIO) — 1.5 V / 1.8 V / 2.5 V / 3.3 V (multi-volt I/O)
ऑपरेटिंग तापमान रेंज — -40 °C to +85 °C (industrial)
Configuration Memory — On-chip flash (non-volatile, instant-on)
Programming Interface — JTAG (IEEE 1149.1 / IEEE Std 1532)
Supported I/O Standards — LVTTL, LVCMOS, PCI, SSTL (per pin)
Process Technology — 0.18 µm
MSL स्तर — [DATA_NEEDED: moisture sensitivity level]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध