EPM7128BTC144-7 vs EPM7128AETC144-7N तुलना
विस्तृत दोनों ओर की तुलना EPM7128BTC144-7 द्वारा Altera और EPM7128AETC144-7N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM7128AETC144-7N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel / Altera
EPM7128AETC144-7N ✓ सक्रियविशेषता तुलना
| पैरामीटर | EPM7128BTC144-7 | EPM7128AETC144-7N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | सक्रिय |
| Family | MAX 7000B | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | 128 |
| Usable Gates | 2,500 | — |
| Logic Array Blocks (LABs) | 8 | — |
| User I/O Pins | 100 (per 144-pin TQFP package) | — |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Maximum Counter Frequency (fCNT) | 126.6 MHz | — |
| Maximum Operating Frequency | 175 MHz (family typical) | 129.9 MHz |
| Supply Voltage (VCCINT) | 2.5 V | 3.3 V |
| I/O Bank Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (multiVolt) | — |
| Configuration Memory | EEPROM (non-volatile, ISP) | — |
| Programmability | IEEE 1149.1 JTAG (ISP) | In-System Programmable (ISP) via JTAG |
| Operating Temperature (Commercial) | 0C to +90C | — |
| पैकेज | 144-pin TQFP | 144-pin TQFP |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | Compliant |
| Lead-Free | [DATA_NEEDED: lead-free status] | Yes |
| Logic Gates | — | 2500 (2.5K gates) |
| User I/Os | — | 36 (in 144-pin TQFP) |
| Pin-to-Pin Delay | — | 7.5 ns |
| Propagation Delay (tpd) | — | 7.5 ns |
| Process Technology | — | CMOS, EEPROM-based |
| Boundary-Scan Test | — | IEEE Std 1149.1 (JTAG) |
| ऑपरेटिंग तापमान | — | 0C to +70C (commercial) |
| Pin-Compatible With | — | MAX 7000S 5.0V family (144-pin TQFP) |