EPM7128BTC144-7 vs EPM7128AETC144-7N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM7128BTC144-7 بذریعہ Altera اور EPM7128AETC144-7N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM7128AETC144-7N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel / Altera
EPM7128AETC144-7N ✓ فعالخصوصیات کا موازنہ
| پیرامیٹر | EPM7128BTC144-7 | EPM7128AETC144-7N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | فعال |
| Family | MAX 7000B | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | 128 |
| Usable Gates | 2,500 | — |
| Logic Array Blocks (LABs) | 8 | — |
| User I/O Pins | 100 (per 144-pin TQFP package) | — |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Maximum Counter Frequency (fCNT) | 126.6 MHz | — |
| Maximum Operating Frequency | 175 MHz (family typical) | 129.9 MHz |
| Supply Voltage (VCCINT) | 2.5 V | 3.3 V |
| I/O Bank Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (multiVolt) | — |
| Configuration Memory | EEPROM (non-volatile, ISP) | — |
| Programmability | IEEE 1149.1 JTAG (ISP) | In-System Programmable (ISP) via JTAG |
| Operating Temperature (Commercial) | 0C to +90C | — |
| پیکیج | 144-pin TQFP | 144-pin TQFP |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | Compliant |
| Lead-Free | [DATA_NEEDED: lead-free status] | Yes |
| Logic Gates | — | 2500 (2.5K gates) |
| User I/Os | — | 36 (in 144-pin TQFP) |
| Pin-to-Pin Delay | — | 7.5 ns |
| Propagation Delay (tpd) | — | 7.5 ns |
| Process Technology | — | CMOS, EEPROM-based |
| Boundary-Scan Test | — | IEEE Std 1149.1 (JTAG) |
| آپریٹنگ درجہ حرارت | — | 0C to +70C (commercial) |
| Pin-Compatible With | — | MAX 7000S 5.0V family (144-pin TQFP) |