EPM7128ELC84-12 vs EPM5192LC84-2 तुलना
विस्तृत दोनों ओर की तुलना EPM7128ELC84-12 द्वारा Altera और EPM5192LC84-2 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM7128ELC84-12 | EPM5192LC84-2 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 7000 (MAX 7000E series) | MAX 5000 |
| Logic Family | CMOS, EEPROM-based | — |
| Usable Gates | 2,500 | — |
| Macrocells | 128 | 192 |
| Logic Array Blocks (LABs) | 8 | — |
| User I/Os | 84 | — |
| Propagation Delay (tpd1) | 12 ns | — |
| Internal Global Clock Frequency | 90.9 MHz | — |
| Setup Time | 4.5 ns | — |
| Supply Voltage (VCCINT / VCCIO) | 5 V (4.75 V to 5.25 V) | — |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | Commercial (0C to +70C) |
| पैकेज | 84-pin PLCC (J-Lead, QCCJ) | 84-pin PLCC (LC) |
| माउंटिंग प्रकार | Surface Mount (PLCC socket compatible) | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| पिन काउंट | 84 | — |
| RoHS स्थिति | Non-compliant (legacy 5V part, SnPb finish) | Non-compliant (SnPb lead finish typical for this vintage) |
| Device Type | — | EPLD (UV-Erasable / OTP Complex PLD) |
| Speed Grade | — | -2 |
| सप्लाई वोल्टेज | — | 5 V (TTL-compatible I/O) |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| लाइफसाइकिल स्थिति | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |