EPM7128STC100-15N vs EPM7128STC100-10N तुलना

विस्तृत दोनों ओर की तुलना EPM7128STC100-15N द्वारा Intel और EPM7128STC100-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM7128STC100-15N EPM7128STC100-10N
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Product Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Family MAX 7000S MAX 7000S
Usable Gates 2,500 2,500
Macro Cells 128 —
Logic Array Blocks (LABs) 8 (16 macro cells each) 8 (16 macrocells each)
Maximum User I/O 84 —
Pin-to-Pin Logic Delay (tPD) 15 ns (-15 speed grade) —
Maximum Internal Frequency 76.9 MHz —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Supply Voltage (VCCIO) 3.3 V or 5 V (per bank) —
Technology CMOS EEPROM, in-system programmable —
पैकेज 100-pin TQFP 100-pin TQFP (14 x 14 x 1 mm)
ऑपरेटिंग तापमान 0C to +70C (commercial) 0 C to +70 C (commercial)
JTAG (IEEE 1149.1) Yes - in-system programming —
Output Options Totem-pole or open-drain (per pin) —
Dedicated Inputs 4 global inputs —
RoHS स्थिति Non-RoHS (legacy SnPb finish typical) Compliant (Pb-free "N" suffix)
लाइफसाइकिल स्थिति Obsolete (PDN effective 2017-06-01) —
Macrocells — 128
User I/Os — 84
Propagation Delay (tPD) — 10 ns
Internal Frequency (fMAX) — 100 MHz
Supply Voltage (VCCINT) — 5 V
I/O Voltage (VCCIO) — 3.3 V or 5 V (MultiVolt)
Process Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG)
माउंटिंग प्रकार — Surface Mount
Lead-Free — Yes

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध