EPM7256AETC100-5N vs EPM7256AETC100-10N तुलना

विस्तृत दोनों ओर की तुलना EPM7256AETC100-5N द्वारा Altera और EPM7256AETC100-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
EPM7256AETC100-5N EPM7256AETC100-5N - 256-Macro MAX 7000A CPLD, 5ns TQFP-100

EPM7256AETC100-5N - 256-Macro MAX 7000A CPLD, 5ns TQFP-100

EPM7256AETC100-5N ⚠ अंतिम खरीद

विशेषता तुलना

पैरामीटर EPM7256AETC100-5N EPM7256AETC100-10N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति अंतिम बार खरीदें Obsolete
Family MAX 7000A MAX 7000A
Series MAX 7000AE —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 256 256
Usable Gates 5000 (range 600 to 10000) 5,000
User I/Os 84 —
Logic Array Blocks (LABs) 16 —
Pin-to-Pin Delay (tPD) 5.0 ns —
Counter Frequency (fCNT) up to 227.3 MHz —
Supply Voltage (VCCINT) 3.3 V —
MultiVolt I/O Support 2.5 V / 3.3 V / 5.0 V 2.5 V / 3.3 V / 5.0 V
पैकेज TQFP-100 (1.0 mm pitch, 14x14 mm) 100-pin TQFP
माउंटिंग प्रकार Surface Mount Surface Mount
ऑपरेटिंग तापमान 0C to +70C (Commercial) —
Program Memory Internal EEPROM —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
RoHS स्थिति Compliant (lead-free) [DATA_NEEDED: not confirmed in provided data]
MSL स्तर 3 (168 hours) —
Process Technology CMOS, EEPROM-based 0.30 µm EEPROM
Security Bit Programmable —
Maximum User I/Os — 84
Logic Elements / LABs — 16 Logic Array Blocks
Pin-to-Pin Logic Delay — 10 ns
Maximum Operating Frequency — 125 MHz
Supply Voltage (Core) — 3.3 V
Programmability — EEPROM, in-system via JTAG (IEEE 1149.1)
ऑपरेटिंग तापमान रेंज — 0C to +70C (commercial) [DATA_NEEDED: explicit grade from datasheet]
Dedicated Inputs — 4 (global clock / clear / OE)
Lead-Free / Pb-Free — [DATA_NEEDED: not confirmed in provided data]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध