EPM9320RC208-15 vs EPM9320RC208-10 तुलना
विस्तृत दोनों ओर की तुलना EPM9320RC208-15 द्वारा Altera और EPM9320RC208-10 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM9320RC208-15 | EPM9320RC208-10 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Family | MAX 9000 | — |
| Macro Cells | 320 | — |
| Usable Gates | 6,000 | 6,000 |
| Pin-to-Pin Propagation Delay | 15 ns (speed grade -15) | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 117.6 MHz | — |
| सप्लाई वोल्टेज | 5.0 V | 5 V |
| Configuration Technology | EEPROM-based (non-volatile) | — |
| In-System Programmability | Yes (ISP via JTAG) | — |
| JTAG Interface | IEEE Std. 1149.1 | — |
| पैकेज | 208-pin RQFP (Power QFP) | 208-pin RQFP (RC) |
| Package Type | 208-BFQFP Exposed Pad | — |
| माउंटिंग प्रकार | Surface Mount | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | Commercial (0C to +70C) - 'C' suffix |
| Number of I/O Pins | [DATA_NEEDED: user I/O count] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | ROHS3 Compliant (per fpgalink listing) |
| लाइफसाइकिल स्थिति | Obsolete (PDN0706, 2007) | — |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 320 |
| Logic Array Blocks (LABs) | — | [DATA_NEEDED: LAB count] |
| Speed Grade | — | -10 |
| Programming Interface | — | JTAG (ByteBlaster/BitBlaster) |
| Non-volatile Configuration | — | Yes (EPROM/EEPROM based) |
| Design Tool Support | — | MAX+PLUS II, Quartus (legacy) |
| नमी संवेदनशीलता स्तर (MSL) | — | 3 (168 Hours) |
| Lead Time | — | 1-7 days (per fpgalink listing) |