EPM9560GC280-20N vs EPM9560GC280-20 तुलना

विस्तृत दोनों ओर की तुलना EPM9560GC280-20N द्वारा Altera और EPM9560GC280-20 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM9560GC280-20N EPM9560GC280-20
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array MatriX (MAX), 3rd generation —
Technology CMOS EEPROM-based —
Usable Gates 6,000 to 12,000 12,000
Macrocells 560 560
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) 3.3 V or 5.0 V configurable
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) —
पैकेज 280-pin CPGA (Ceramic Pin Grid Array) 280-pin CPGA (Ceramic Pin Grid Array)
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
ऑपरेटिंग तापमान [DATA_NEEDED: industrial/commercial grade] [DATA_NEEDED: commercial/industrial/military grade]
RoHS स्थिति [DATA_NEEDED] [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant]
Maximum User I/O — 212
Pin-to-Pin Delay — 20 ns (speed grade -20)
Counter Frequency (max) — 100 MHz
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
Process Technology — CMOS EEPROM
In-System Programming — Yes, via IEEE 1149.1 JTAG
माउंटिंग प्रकार — Through-Hole (CPGA socket)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध