EP1810LI-35 vs EP1810LC-35 比較

詳細な並列比較: EP1810LI-35 メーカー: Altera および EP1810LC-35 メーカー: Rochester Electronics。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ ラストタイムバイ

仕様比較

パラメータ EP1810LI-35 EP1810LC-35
ブランド Altera Rochester Electronics
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete ラストバイ
在庫状況 In Stock In Stock
単価(USD) $78.05 $49.20
Manufacturer Rochester Electronics, LLC (original Altera design) —
Part Family Altera Classic EPLD —
Device Type Erasable Programmable Logic Device (EPLD) EPLD (Erasable Programmable Logic Device)
Macrocells 48 48
Propagation Delay (tPD) 35 ns —
Speed Grade 35 (slowest in EP1810L family) —
パッケージ 68-pin PLCC (J-Lead, plastic) 68-pin PLCC (J-Lead)
Pin/Package Code PLCC-68 / PQCC68 —
Technology CMOS, UV-erasable EPROM configuration cell CMOS, UV-erasable EPROM
電源電圧 5 V (TTL-compatible I/O) —
動作温度 -40 C to +85 C (industrial, 'I' suffix) 0C to +70C (commercial)
実装タイプ Surface Mount (PLCC socket compatible) Surface Mount (socketable)
JTAG Boundary Scan IEEE 1149.1 compliant —
Logic Elements Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA) —
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED]
MSLレベル [DATA_NEEDED: MSL rating] —
Series — Classic EP1810
Equivalent Gates — 900 usable / 2100 equivalent
Maximum Operating Frequency — 28.6 MHz
Propagation Delay (tpd) — 35 ns (max, '-35' speed grade)
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
I/O Pins — [DATA_NEEDED: I/O count exact]
Configuration Method — UV-erase + EPROM programmer
Programmable Interconnect — Centralized Programmable Interconnect Array (PIA)
Development Tool (legacy) — MAX+PLUS II / A+PLUS

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼