EP1810LI-45 vs EP1810LI-35 比較

詳細な並列比較: EP1810LI-45 メーカー: Rochester Electronics および EP1810LI-35 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP1810LI-45 EP1810LI-35
ブランド Rochester Electronics Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 有効 Obsolete
在庫状況 In Stock In Stock
単価(USD) $64.10 $78.05
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic —
Usable Gates 900 —
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration CMOS, UV-erasable EPROM configuration cell
電源電圧 5 V 5 V (TTL-compatible I/O)
動作温度範囲 -40 C to +85 C (Industrial, 'I' suffix) —
パッケージ 68-pin PLCC / PQCC68 (J-Lead) 68-pin PLCC (J-Lead, plastic)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) Rochester Electronics, LLC (original Altera design)
Part Family — Altera Classic EPLD
Device Type — Erasable Programmable Logic Device (EPLD)
Propagation Delay (tPD) — 35 ns
Speed Grade — 35 (slowest in EP1810L family)
Pin/Package Code — PLCC-68 / PQCC68
動作温度 — -40 C to +85 C (industrial, 'I' suffix)
実装タイプ — Surface Mount (PLCC socket compatible)
JTAG Boundary Scan — IEEE 1149.1 compliant
Logic Elements — Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA)
Lead-Free — [DATA_NEEDED: lead-free status]
MSLレベル — [DATA_NEEDED: MSL rating]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼