EP20K600CB652C9 vs EP20K600CB652C9N 比較

詳細な並列比較: EP20K600CB652C9 メーカー: Altera および EP20K600CB652C9N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP20K600CB652C9 EP20K600CB652C9N
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $142.50 $128.00
Family APEX 20KC APEX 20KC
Logic Elements / Cells 24,320 —
Number of LABs / CLBs 2,432 —
System Gates 1,537,000 —
Total RAM Bits 311,296 —
User I/O 488 —
Number of I/O Banks [DATA_NEEDED: I/O bank count] —
電源電圧 1.71 V to 1.89 V —
Process Technology 0.15 µm all-layer copper CMOS 0.15 micron all-layer copper CMOS
Internal Datapath Frequency up to 250 MHz —
Propagation Delay (typ.) 1.48 ns —
動作温度 0 °C to 85 °C (commercial) 0 C to 85 C (commercial)
パッケージ 652-BGA (45 × 45 mm, 1.27 mm pitch) BGA-652 (652-ball FineLine BGA, 45 x 45 mm, 1.27 mm pitch)
実装タイプ Surface Mount (BGA) Surface Mount (BGA)
Configuration JTAG IEEE 1149.1 / serial / EPC2-compatible —
RoHS ステータス Compliant (per Altera product page) [DATA_NEEDED: rohs status]
Product Status Obsolete (per distributor listings) —
Device Type — Loadable PLD (FPGA)
Typical Gates — 600,000
Logic Elements — 24,320
Maximum User I/O — 488
Core Supply Voltage — 1.8 V
Speed Grade — C9 (~1.48 ns propagation delay)
Architecture — MultiCore LUT + embedded system memory (ESB)
On-chip Memory — Embedded system memory blocks (dual-port RAM, FIFO)
Configuration Interface — JTAG (IEEE 1149.1) and serial/PROM configuration
Pin/Pin Compatibility — Pin-compatible with APEX 20KE devices of same package
Toolchain — Altera/Intel Quartus II (legacy APEX support)
MSLレベル — [DATA_NEEDED: MSL level]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼