EPC1064LC20 vs EPC1213LI20 比較
詳細な並列比較: EPC1064LC20 メーカー: Intel および EPC1213LI20 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC1064LC20 | EPC1213LI20 |
|---|---|---|
| ブランド | Intel | Intel |
| カテゴリ | Memory ICs | Memory ICs |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.85 | $9.75 |
| メモリサイズ | 65 kb (65,536 bits) | 212 Kbit |
| メモリタイプ | OTP Configuration PROM (Flash-based, one-time programmable) | OTP Configuration PROM (non-volatile) |
| Programmable Type | OTP (One-Time Programmable) | — |
| インターフェース | Serial (Passive Serial / daisy-chain compatible) | — |
| Access Time | 90 ns (approximately 10 MHz) | — |
| Supply Voltage (Operating) | 4.5 V to 5.5 V | — |
| Supply Voltage (Nominal) | 5 V | — |
| 動作温度 | 0 C to 70 C (Commercial) | -40C to +85C (industrial) |
| パッケージ / ケース | 20-PLCC (LC) J-lead, 9x9 mm | — |
| No. of Terminals | 20 | — |
| Terminal Finish | Tin/Lead (Sn/Pb) | — |
| Package Code | QCCJ (PLCC-20 J-lead) | — |
| Package Shape | Square | — |
| Compatible Altera FPGA Families | ACEX 1K, APEX 20K, APEX II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX | — |
| Configuration Modes Supported | Passive Serial (PS) with FPP up to 100 MHz on newer FPGAs | — |
| RoHS ステータス | Non-compliant (Sn/Pb finish) | [DATA_NEEDED: RoHS status - legacy Altera part] |
| MSLレベル | [DATA_NEEDED: MSL level] | [DATA_NEEDED: MSL level] |
| Lead-Free | No (Sn/Pb terminal finish) | [DATA_NEEDED: lead-free status] |
| インターフェースタイプ | — | Serial (Altera active-serial configuration) |
| Supply Voltage (VCC) | — | 3.3 V / 5 V |
| I/O Voltage Tolerance | — | 3.3 V or 5 V |
| Programmability | — | OTP (one-time programmable) |
| パッケージ | — | 20-PLCC (9x9 mm), J-lead |
| ピン数 | — | 20 |
| Compatible FPGA Families | — | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX |
| Configuration Mode | — | Active Serial (AS) |
| Internal Oscillator | — | Yes (generates DCLK to FPGA) |
| Cascade Support | — | Yes (nCASC pin for multi-device chains) |