EPC16QC100T vs EPC16QC-100T 比較

詳細な並列比較: EPC16QC100T メーカー: Altera および EPC16QC-100T メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC16QC100T EPC16QC-100T
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $17.95 $14.50
メモリタイプ In-System Programmable Configuration PROM Flash Configuration PROM (in-system programmable)
メモリサイズ 16 Mbit —
インターフェース Serial FPGA configuration + JTAG (IEEE 1149.1) —
Supply Voltage (VCC) 3.3 V —
Programmability In-System Programmable via JTAG —
Daisy-Chain Support Yes (multi-device cascade) —
Data Compression Built-in decompression engine (up to 35% expansion) —
FPGA Compatibility Altera Cyclone, Stratix, ACEX, APEX series —
パッケージ PQFP-100 (20 x 14 mm) 100-pin PQFP (20 x 14 mm), 0.65 mm pitch
実装タイプ Surface Mount Surface Mount
動作温度 0C to +70C (commercial) [DATA_NEEDED: Operating temperature range]
Lead-Free / RoHS Depends on date code; verify per lot —
MSLレベル 3 (per JEDEC J-STD-020) [DATA_NEEDED: Moisture sensitivity level]
Programming Cycles 100 typical (per Altera datasheet) —
Packaging Suffix 'T' indicates Tape and Reel —
Max DCLK Frequency [DATA_NEEDED: max DCLK frequency] —
Access Time [DATA_NEEDED: serial access time] —
Memory Density — 16 Mbit (2 Mbyte)
Supported FPGA Families — Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K
Configuration Data Width — 8-bit or 16-bit (cascaded dual-device mode)
Configuration Modes — Serial (single device), Parallel (two cascaded devices)
Data Compression Support — Yes (35% to 55% bitstream reduction typical)
JTAG / Boundary Scan — IEEE 1149.1 compliant, in-system programmable
電源電圧 — 3.3 V
Cascade Interface — nCE / nOE handshake for multi-device chains
Programming Interface — JTAG (IEEE 1149.1) and serial
Endurance — [DATA_NEEDED: Program/erase cycle rating]
Data Retention — [DATA_NEEDED: Data retention specification]
RoHS ステータス — unknown
Lead-Free — unknown

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼