EPC2LC20ES vs EPC2LC20NU 比較

詳細な並列比較: EPC2LC20ES メーカー: Intel および EPC2LC20NU メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LC20ES EPC2LC20NU
ブランド Intel Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 有効 Obsolete
在庫状況 In Stock In Stock
単価(USD) $5.85 $8.20
メモリタイプ Configuration PROM (Non-volatile) —
メモリサイズ 1.6 Mbit —
Target Device SRAM-based FPGAs and LUT devices —
インターフェース Serial (DCLK/DATA) with JTAG ISP —
Operating Voltage 3.3 V and 5.0 V tolerant —
JTAG Standard IEEE Std. 1149.1 compliant —
In-System Programmability Yes (via built-in JTAG) —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
Configuration Modes Serial and parallel supported —
パッケージ 20-PLCC (J-lead, 9x9 mm) 20-pin J-lead PLCC (9x9 mm)
実装タイプ Surface Mount / Through-Hole (PLCC socket) Surface Mount
ピン数 20 —
動作温度 [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
RoHS ステータス Compliant (ES suffix denotes lead-free industrial) —
Programming Interface JTAG (4-wire: TDI/TDO/TMS/TCK) —
Manufacturer Intel (formerly Altera) —
機能 — In-System Programmable Configuration PROM
Memory Density — 1.6 Mbit
FPGA Interface — Altera serial (4-pin: nCS, DCLK, DATA, nINIT_CONF)
Supply Voltage (VCC) — 3.0 V to 3.6 V
I/O Tolerance — 5 V tolerant inputs (per datasheet, except JTAG pins)
Programming Method — In-system via IEEE 1149.1 JTAG
JTAG Support — Yes (IEEE Std 1149.1 boundary-scan compliant)
Cascade Support — Yes - daisy-chain for larger bitstreams
Minimum DC Input — -0.3 V (inputs may undershoot to -2.0 V for <20 ns)
Maximum Overshoot — 7.0 V for <100 mA and <20 ns
Lead-Free / RoHS — Non-LEAD / non-RoHS (NU suffix = matte tin Sn finish, not Pb-free)
Compatibility — Altera APEX 20K, APEX II, Mercury, FLEX 10K, ACEX 1K, Cyclone (legacy serial configuration)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼