EPC2LC20ES vs EPC2LC20NU 비교

다음의 상세 나란히 비교: EPC2LC20ES 제조: Intel 및 EPC2LC20NU 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPC2LC20ES EPC2LC20NU
브랜드 Intel Altera
카테고리 Memory ICs Memory ICs
수명 주기 상태 활성 Obsolete
재고 상태 In Stock In Stock
단가 (USD) $5.85 $8.20
메모리 유형 Configuration PROM (Non-volatile) —
메모리 크기 1.6 Mbit —
Target Device SRAM-based FPGAs and LUT devices —
인터페이스 Serial (DCLK/DATA) with JTAG ISP —
Operating Voltage 3.3 V and 5.0 V tolerant —
JTAG Standard IEEE Std. 1149.1 compliant —
In-System Programmability Yes (via built-in JTAG) —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
Configuration Modes Serial and parallel supported —
패키지 20-PLCC (J-lead, 9x9 mm) 20-pin J-lead PLCC (9x9 mm)
실장 유형 Surface Mount / Through-Hole (PLCC socket) Surface Mount
핀 수 20 —
동작 온도 [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
RoHS 상태 Compliant (ES suffix denotes lead-free industrial) —
Programming Interface JTAG (4-wire: TDI/TDO/TMS/TCK) —
Manufacturer Intel (formerly Altera) —
기능 — In-System Programmable Configuration PROM
Memory Density — 1.6 Mbit
FPGA Interface — Altera serial (4-pin: nCS, DCLK, DATA, nINIT_CONF)
Supply Voltage (VCC) — 3.0 V to 3.6 V
I/O Tolerance — 5 V tolerant inputs (per datasheet, except JTAG pins)
Programming Method — In-system via IEEE 1149.1 JTAG
JTAG Support — Yes (IEEE Std 1149.1 boundary-scan compliant)
Cascade Support — Yes - daisy-chain for larger bitstreams
Minimum DC Input — -0.3 V (inputs may undershoot to -2.0 V for <20 ns)
Maximum Overshoot — 7.0 V for <100 mA and <20 ns
Lead-Free / RoHS — Non-LEAD / non-RoHS (NU suffix = matte tin Sn finish, not Pb-free)
Compatibility — Altera APEX 20K, APEX II, Mercury, FLEX 10K, ACEX 1K, Cyclone (legacy serial configuration)

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청