EPC2LI20J vs EPC2LI20 比較

詳細な並列比較: EPC2LI20J メーカー: Altera および EPC2LI20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LI20J EPC2LI20
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 有効 NRND
在庫状況 In Stock In Stock
単価(USD) $9.75 $5.95
メモリタイプ In-System Programmable Configuration PROM (flash) Flash (in-system programmable)
メモリサイズ 1,695,680 bits (1.6Mb) 1.6 Mb (1,572,864 bits)
メモリ構成 65,536 x 1-bit (serial interface) —
インターフェース Altera 4-pin serial configuration (DATA, DCLK, nCS, nCONFIG) —
Target FPGAs APEX II, APEX 20K/20KC/20KE, Mercury, ACEX 1K, FLEX 6000/10KE/10KA —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V typical) —
I/O Voltage (VCCIO) 5.0 V or 3.3 V tolerant —
ISP Programming Interface JTAG (IEEE 1149.1) —
Cascade Support Yes (multi-device configuration chain) —
Internal Oscillator Yes (configures without external clock source) —
パッケージ 20-pin PLCC with J-leads (JEDEC MS-018) —
動作温度 -40C to +85C (industrial) -40 C to +85 C (Industrial)
Programming Cycles [DATA_NEEDED: minimum endurance cycles] —
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Configuration Clock (DCLK) Up to 33 MHz —
Programmable Type — In System Programmable (ISP)
機能 — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
パッケージ / ケース — 20-PLCC (J-lead, 9x9 mm)
実装タイプ — Surface Mount (PLCC socket-compatible)
Configuration Interface — Serial or Byte-wide (parallel)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
MSLレベル — [DATA_NEEDED: MSL level]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼