EPC8QI100N vs EPC8QI100 比較

詳細な並列比較: EPC8QI100N メーカー: Altera および EPC8QI100 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC8QI100N EPC8QI100
ブランド Altera Intel
カテゴリ EEPROM Memory ICs
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $16.90 $10.85
Manufacturer Altera (Intel) —
Part Family EPC8 (Enhanced Configuration) —
Device Type Configuration PROM for SRAM-based FPGAs —
メモリサイズ 8 Mbit (8,388,608 bits) 8 Mbit
Programmable Type In System Programmable (Flash) —
Configuration Interface Altera serial (4-wire: DATA, DCLK, nCS, nINIT_CONF) —
Maximum Configuration Clock 50 MHz —
On-Chip Decompression Yes (Altera compression algorithm) —
Supply Voltage (VCC) 3.0 V to 3.6 V —
動作温度 -40 °C to +85 °C (Industrial) -40C to +85C (industrial)
パッケージ 100-PQFP / 100-BQFP (20 x 14 mm) 100-PQFP (20 x 14 mm)
ピン数 100 —
実装タイプ Surface Mount Surface Mount
Lead-Free / RoHS Yes (per distributor listings) —
JTAG (IEEE 1149.1) ISP Supported —
Multi-Device Daisy-Chain Supported —
Target FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Packaging Tray —
メモリタイプ — Flash (NOR, Enhanced Configuration PROM)
Supply Voltage (Core) — 3.3 V
Supply Voltage (I/O) — 3.3 V
インターフェース — Altera FPGA configuration serial/parallel (FPP) + JTAG (IEEE 1149.1)
In-System Programmability — IEEE Std. 1532 compliant
Programming Language — Jam STAPL
Boundary Scan — JTAG boundary-scan test supported
Data Compression — Yes (increases effective capacity)
Configuration Controller — On-chip, dedicated to Altera FPGAs
Initiate-Configuration Pin — nINIT_CONF (private JTAG instruction)
Compatible FPGAs — Stratix, Stratix II, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, Cyclone, Cyclone II, Arria GX, Stratix GX, Stratix II GX
RoHS ステータス — Non-compliant (legacy PQFP, lead-bearing)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼